Лабораторная работа №4
Тема: Исследование базовых элементов ЭВМ.

Цель работы: Ознакомиться и изучить базовые элементов ЭВМ.

4.1. Базовые элементы ЭВМ
Схемотехника — научно-техническое направление, занимающееся проблемами анализа и синтеза отдельных приборов радиотехники, связи, автоматики, вычислительной техники с целью обеспечения оптимального выполнения ими заданных функций и расчета параметров входящих в них элементов.
Элементами электронных вычислительных машин называются наименьшие функциональные части, на которые можно разделить машину при ее логическом проектировании и технической реализации. Элементы ЭВМ выполняют хранение, преобразование и передачу двоичных переменных, а также ряд вспомогательных функций: задержку сигнала во времени, формирование сигнала с определенными физическими характеристиками и т. п.

Основу элементной базы ЭВМ составляют цифровые интегральные схемы (ИС). Их сложность характеризуется степенью функциональной интеграции Ки (Ки= lg Nэл где Nэл —число элементов И — НЕ либо ИЛИ — НЕ, расположенных на кристалле ИС).
В зависимости от сложности интегральные схемы подразделяются на следующие типы:
МИС — малые интегральные схемы, содержащие один или несколько логических элементов (Ки ≈1);
СИС — средние интегральные схемы, содержащие один или несколько функциональных узлов (сумматоров, счетчиков и др.) и имеющие обычно Ки = 1…2;
БИС — большие интегральные схемы, содержащие одно или несколько функциональных устройств (арифметическое устройство, арифметико-логическое устройство АЛУ, устройство управления УУ, запоминающее устройство ЗУ) и имеющие Ки = 2 — 4;
СБИС — сверхбольшие БИС, выполняющие функции целых цифровых систем (например, микроЭВМ) и имеющие Ки > 4.
По типу обрабатываемых сигналов элементы ЭВМ подразделяются на потенциальные, импульсные и импульс но-потенциальные. Длительность потенциального сигнала не ограничена сверху, как правило, кратна длительности такта Т и определяется частотой смены информации.

Рис. 4.1
Длительность импульсного сигнала имеет некоторое постоянное стандартное значение tи < Т и но .не зависит от частоты смены информации. Типы сигналов определяют три способа представления (кодирования) информации: потенциальный (рис. 4.1, а), импульсный (рис. 4.1. б) и динамический (рис. 4.1, в). По функциональному назначению элементы делятся на логические, элементы памяти и специальные. К логическим относят элементы, реализующие функции из базисной системы (базисную функцию). Элементы памяти (триггеры) предназначены для запоминания (храпения) информации, а специальные элементы — для физического преобразования электрических сигналов, т. е. усиления, формирования, генерирования, задержки и т. п. 4.1.2. Основные характеристики и параметры логических элементов (ЛЭ). К основным статическим характеристикам элементов ЭВМ относятся входная , выходная и амплитудная передаточная (АПХ) характеристики. В статических характеристиках отсутствует время t в качестве аргумента функции. К статическим параметрам относятся входные и выходные напряжения логических 0 и 1 ( , , , ), входные и выходные токи логических 0 и 1( , , , ). Один уровень напряжения, например высокий , в двоичных элементах принимается за единичный, а другой, например низкий — за нулевой. Если , то говорят о положительной логике (ПЛ), если — об отрицательной (ОЛ). Рис. 4.2 Кроме того, к статическим параметрам относятся логический перепад и средняя (статическая) потребляемая мощность , где — мощность, потребляемая элементом от источника питания при , — мощность, потребляемая элементом при . ЛЭ должны обладать помехоустойчивостью, т. е. нечувствительностью к действию помех определенной величины. Статическую помехоустойчивость определяют по АПХ. На рис. 4.2 показана последовательная цепочка инвертирующих элементов. Пример изменения входного напряжения ЛЭ2 от времени t под действием помех при одинаковых АПХ элементов показан на рис. 4.3. Если под действием положительной помехи увеличится больше порогового напряжения нуля ЛЭ2 , то выходное напряжение начнет уменьшаться, что может привести к ложному срабатыванию элементов, подключенных к выходу ЛЭ2. На участке дифференциальный коэффициент усиления и триггерные схемы могут переключаться в ложное состояние Статическая помехоустойчивость определяется в вольтах и равна максимально допустимой амплитуде помехи, т. е. помехоустойчивость к положительным помехам (или помехоустойчивость по уровню логического 0 ) определяется из выражения (4.1) а помехоустойчивость к отрицательным помехам (или что то же помехоустойчивость по уровню логической 1 ) (4.2) Статическими помехами принято считать помехи, значение которых остается постоянным в течение времени, превышающего длительность этапов переходного процесса ЛЭ. Рис. 4.3. К динамическим параметрам относятся параметры, зависящие от времени: время задержки распространения сигнала при включении (интервал времени между входным и выходным импульсами при переходе напряжения на выходе ИС от напряжения 1 к напряжению 0, измеренному на уровне 0,5 или на заданных значениях напряжения) и время задержки распространения сигнала при включении . На рис. 4.4, а показан входной, а на рис. 4.4, б выходной сигнал инвертирующего элемента. Часто для характеристики быстродействия элементов используется средняя задержка распространения сигнала , измеряемая обычно в наносекундах (1нс= 10-9 с). Иногда указывается время перехода ИС из 1 в 0 , а также время перехода из 0 в 1 . Динамическим параметром является также динамическая мощность , т. е. мощность, потребляемая от источника питания во время переключения из 0 в 1 и из 1 в 0. Ряд параметров учитывает как статику, так и динамику ЛЭ: коэффициент разветвления по выходу — максимальное число единичных нагрузок, которое можно одновременно подключить к выходу ИС. Единичной нагрузкой является один вход основного ЛЭ данной серии ИС; Рис. 4.4. коэффициент объединения по входу — число входов ИС, но которым реализуется логическая функция; коэффициент объединения по выходу — максимальное число соединяемых между собой выходов ИС; потребляемая мощность (полная мощность) —значение мощности, потребляемой от источника питания в заданном режиме (при заданных , ). Для сравнения различных серий ЛЭ между собой используется параметр А —энергия переключения, представляющая собой произведение: . Те ЛЭ лучше, у которых параметр А меньше: 4.1.3. Диодно-резисторные логические схемы (ДРЛ). Реальные вольт-амперные характеристики (ВАХ) кремниевого диода (а также перехода база — эмиттер кремниевого транзистора) и диода Шотки показаны на рис. 4.5, а. Удобно пользоваться упрощенными аппроксимированными ВАХ диодов (рис. 4.5, б или в), где — напряжение запирания диода, — падение напряжения на открытом диоде, — сопротивление открытого диода. Обычно равно десяткам ом (например = 40 Ом), напряжение запирания диода Шотки = 0,3 В, напряжение на открытом диоде Шотки = 0,4 В, напряжение запирания кремниевого диода, эмиттерного перехода транзистора ( = = 0,6 В, падение напряжения на открытом кремниевом диоде (эмиттерном переходе база — эмиттер транзистора) = = (0,7 — 0,8) В. Рис. 4.5. Напряжение почти вдвое меньше = . Время выключения диода Шотки не превышает 0,1нс, в то время как у полупроводниковых диодов это время составляет несколько десятых долей наносекунд, т. е. диод Шотки более быстродействующий. Рис. 4.6. Диод открыт, если напряжение на «аноде A» (Ua) более положительное, чем на «катоде К» (UK) на величину (рис. 4.5, в). Диодно-резисторные схемы используются в диодно-транзисторной логике (ДТЛ), преобразователях уровней, постоянных запоминающих устройствах (ПЗУ), программируемых логических матрицах (ПЛМ) и др. Рассмотрим диодно-резисторные логические схемы, входные и выходные напряжения, булевы функции в положительной (ПЛ) и отрицательной (ОЛ) логике. Если сопротивление нагрузки , то его можно не учитывать (на рис. 4.7, 4.8 не показано). Логический элемент ДРЛ на рис. 4.6, а выполняет функцию И в ПЛ Рис. 4.7. (для высоких уровней, т. е. если за логическую 1 принять, например, 2,4 В, а за логический 0—0,2 В). Если на оба входа х1, х2 поступают сигналы с уровнем (пунктир на рис. 4.6,б), то = 5 В, так как VD1 и VD2 будут закрыты. ДРЛ на рис. 4.7, а является схемой ИЛИ на положительные сигналы (на высокие уровни). ДРЛ на рис. 4.8, а — это схема И на высокие уровни (в ПЛ) и схема ИЛИ на отрицательные сигналы (на низкие уровни). Соответственно ДРЛ на рис. 4.9, а в ПЛ является схемой ИЛИ на высокие уровни, а в ОЛ — схемой И на отрицательные сигналы (низкие уровни). 4.1.4. Транзисторные логические схемы с непосредственными (НСТЛ), резисторными (РСТЛ) и резисторно-конденсаторными (PKTЛ) связями. На рис. 4.10, а показана транзисторная логическая схема с непосредственными связями, а на рис. 4.10, б — с резисторными. Каждая из этих схем является простым инвертором, выполняющим булеву функцию . Сложным инвертором называется схема, содержащая несколько транзисторов. Сравним эти схемы. Основным недостатком НСТЛ является невысокая нагрузочная способность . Для повышения переходят к схемам РСТЛ. Как правило, РСТЛ содержит два резистора R1 R2 (рис. 4.10,б, позволяющих изменять , на АПХ, т. е. увеличивать помехоустойчивость схемы. Рис. 4.8. Рис. 4.9. Рис. 4.10. Инверторы могут выполняться с открытым коллектором (ОК), т. е. без RK. Открытый коллектор позволяет подключать различную нагрузку между коллектором и источником питания Е (лампочка накаливания, реле и т. п.), использовать более высоковольтный источник Е1>Е для коллекторной цепи (при высоковольтном транзисторе), получать схемы с более высоким , а также объединять схемы по выходу для работы на одну линию (рис. 4.11). При монтажном объединении коллекторов получается функция И:

Рис. 4.11.

На рис. 4.12 показана АПХ РСТЛ, приведенной на рис. 4.10, б. Когда напряжение на входе х достигает , транзистор открывается (на его базе напряжение достигает = 0,6 В). Поэтому

откуда .
Для ускорения включения и выключения транзистора, а следовательно, для увеличения быстродействия, в РКТЛ ставится форсирующий конденсатор Сф, шунтирующий R1.
На рис. 4.13 показана временная диаграмма для РСТЛ (см. рис. 4.10, б) при работе на емкостную нагрузку Сн. В момент t1 напряжение на входе х уменьшается до . Будем считать, что транзистор мгновенно закрывается. Сн заряжается через Rk током от Е за , где постоянная времени , . Так как Сн разряжается постоянным током Iк, то длительность отрицательного фронта определяется по формуле

Обычно что является недостатком схемы простого инвертора. Для простого инвертора , а , где — сопротивление коллектора насыщенного транзистора.

Рис. 4.12.

Рис. 4.13.

4.1.5. Диодно-транзисторные логические схемы (ДТЛ).
Базовый элемент ДТЛ, приведенный на рис. 4.14, состоит из ДРЛ И на высокие уровни (VD1, VD2, R1, см. рис. 4.6) и простого инвертора VT. Таблица истинности соответствует табл. 4.1.

Рис. 4.1.
Таблица 4.1.

Рис. 4.15.

На рис. 4.15 приведена схема базового элемента ДТЛ серии К555, имеющего параметры = 10нс, = 2 мВт, = 20 пДж, > 2,7 В, < 0,5 В. Схема состоит из ДРЛ И на высокие уровни (VD3, VD4, R1), выполненной на диодах Шотки, и сложного инвертора на транзисторе VT4 и транзисторах Шотки VT1, VT2, VT3, VT5. 4.1.6. Транзисторно-транзисторные логические схемы (ТТЛ). На рис. 4.16 приведена схема базового элемента ТТЛ серии К155). В схеме (рис. 4.16) можно выделить 3 основные части: многоэмиттерный транзистор (МЭТ) VT1 с резистором R1, диоды VD1 и VD2, а также сложный инвертор (VT2, VT2', VT3, VT4, R2, R3', R3", R4, VD3). Двухэмиттерный транзистор можно приближенно представить себе состоящим из двух транзисторов п — р — n-типа (рис. (4.17). МЭТ, выполняя функцию И (совместно с R1), занимает меньше места на кристалле, чем элементы VD1, VD2, VD3, R2 в схеме на рис. 4.1, и, кроме того, он обладает усилительными свойствами. Демпфирующие диоды VD1, VD2 (рис. 4.16) служат для ограничения импульсов напряжения отрицательной полярности. Рис. 4.16. Рис. 4.17. Транзистор VT2' предназначен для улучшения АПХ и повышения , а транзистор VT2 — для управления транзисторами VT3, VT4. Транзистор VT4 — это инвертор, аналогичный VT на рис. 4.14, a VT3 - эмиттерный повторитель, служащий для уменьшения /?LX. Диод VD3 обеспечивает запирание VT3 при открытом VT4. Рассмотренные ранее ЛЭ (рис. 4.10, а, б; рис. 4.14; рис. 4.15) имели 2 состояния выхода: U0 либо U1. Логический элемент с ОК имеет также 2 состояния выхода: U0 и состояние большого выходного сопротивления , когда транзистор закрыт, что дает возможность объединять схемы по выходу для передачи информации по одной линии (рис. 4.11). Однако резистор R5 в схеме на рис. 4.11 не позволяет получать малые значения при зарядке емкости нагрузки, подключенной к выходу, так как нельзя выбрать малым R5 из-за больших сквозных токов, протекающих но цепи: Е, Rк, например открытый VT2, «земля». Эти сквозные токи увеличивают потребляемую мощность и уменьшают Kраз. Схемы ТТЛ (рис. 4.16) обеспечивают небольшие но их нельзя объединять по выходу, так как будет протекать большой сквозной ток, который может привести к появлению на выходе у напряжения, не соответствующего уровням логического 0 и логической 1. Можно получить элементы с тремя состояниями выхода (U0, U1, ) и малыми , . Вариантов схем с третьим состоянием много, но все они сводятся к подаче близкого к «земле» напряжения в точку G соединения коллектора VT2 с базой VT3, например с помощью инвертора РТЛ на транзисторе VT5 (рис. 4.18). Если x2 = 0, VT5 закрыт и схема работает как обычный инвертор ТТЛ, т. е. . Если x2=1, VT5 открывается и входит в насыщение. Малое напряжение = 0,2 В приведет к запиранию сразу двух выходных транзисторов VT3, VT4, диода VD3 и появлению третьего состояния выхода с высоким выходным сопротивлением .


You must be logged in to leave a reply.